Verilog If Else Begin End