System Verilog Shift Right