System Verilog If Else If