Rest Parameter Syntax In Verilog