Verilog Unpack Array