Verilog Save