Verilog Input Output Syntax