Verilog Input Output Reg Wire