Verilog Input Output Reg