Verilog If Defined