Verilog Function Reg