Verilog Case Fallout