Verilog A Case