Unpack Array Verilog