Systemverilog Packed Array Verilog Define Vs Parameter