Systemverilog Case Range