Packed Array Verilog Module